|
|
|
½±°Ô ¹è¿ì´Â SystemVerilog HDL Programming
|
|
|
ÇÏÆǺÀ
¤Ó
GSÀÎÅͺñÀü
|
|
|
|
- Á¦ÈÞ¸ô ÁÖ¹® ½Ã °í°´º¸»ó, ÀϺΠÀ̺¥Æ® Âü¿© ¹× ÁõÁ¤Ç° ÁõÁ¤, ÇÏ·ç/´çÀÏ ¹è¼Û¿¡¼ Á¦¿ÜµÇ¹Ç·Î Âü°í ¹Ù¶ø´Ï´Ù.
-
-
-
¡ºSystemVerilog HDL Programming¡»Àº ¡´FPGA¿Í Verilog ¾ð¾î´Â ¹«¾ùÀΰ¡?¡µ, ¡´Ã³À½À¸·Î Verilog HDL ÄÚµå ¸¸µé±â¡µ, ¡´Verilog ¹®¹ý(Syntax)°ú ÀǹÌ(Semantic)¡µ, ¡´Verilog ¿¬»êÀÚ(Operators)¡µµîÀ» ¼ö·ÏÇÏ°í Àִ åÀÌ´Ù.
-
-
CHAPTER 1. FPGA¿Í Verilog ¾ð¾î´Â ¹«¾ùÀΰ¡?
1.1 FPGA¶õ ¹«¾ùÀΰ¡?
1.2 Çϵå IP¿Í ÁýÀûµÈ CPU
1.3 FPGA ¼³°è °úÁ¤
1.4 VerilogÀÇ ¿ª»ç
1.5 Verilog ¾ð¾îÀÇ Æ¯Â¡
1.6 Verilog¸¦ ÀÌ¿ëÇÑ ¼³°è °úÁ¤
CHAPTER 2. óÀ½À¸·Î Verilog HDL ÄÚµå ¸¸µé±â
2.1 Åø ´Ù¿î·ÎµåÇϱâ
2.2 Hello world ÄÚµå ¸¸µé±â
2.3 ISE ÅøÀ» »ç¿ëÇÏ¿© ÄÚµå ¸¸µé±â
2.4 Cloud¿¡¼ ½ÇÇàÇϱâ
CHAPTER 3. Verilog ¹®¹ý(Syntax)°ú ÀǹÌ(Semantic)
3.1 ¿©¹é(White Space)
3.2 ½Äº°ÀÚ(Identifier)
3.3 Verilog¿¡¼ ¼ö Ç¥ÇöÇϱâ
3.4 ÀÚ·áÇü(Data Type)
3.5 ¹®ÀÚ¿(String)
3.6 »ó¼ö(Constant) ¼±¾ðÇϱâ
3.7 ¸ðµâ(Module)
3.8 Æ÷Æ®(Port)
3.9 ¸ðµâ °¡Á®¿À±â(Instantiation)
3.10 Å×½ºÆ®º¥Ä¡(test bench)
3.11 ±¸Á¶Àû(Structural) ½Äº°ÀÚ
CHAPTER 4. Verilog ¿¬»êÀÚ(Operators)
4.1 ºñÆ®¿¡ °üÇÑ ¿¬»êÀÚ(Bitwise Operator)
4.2 °ü°è(Relational) ¿¬»êÀÚ
4.3 ³í¸®(Logical) ¿¬»êÀÚ
4.4 »ê¼ú(Arithmetic) ¿¬»êÀÚ
4.5 Ãà¼Ò(Reduction) ¿¬»êÀÚ
4.6 À̵¿(Shift) ¿¬»êÀÚ
4.7 º´ÇÕ(Concatenation) ¿¬»êÀÚ
4.8 ¹Ýº¹(Replication) ¿¬»êÀÚ
4.9 Á¶°Ç(Conditional) ¿¬»êÀÚ
4.10 ¿¬»êÀÚÀÇ ...¿ì¼± ¼øÀ§(Priority)
CHAPTER 5. Verilog-2001 Ç¥ÁØ¿¡¼ »õ·Î¿î °Í
CHAPTER 6. SystemVerilog Ç¥ÁØ¿¡¼ »õ·Î¿î °Í
6.1 Á¤¼ö ÀÚ·áÇü
6.2 void¿Í null
6.3 ¾ÐÃà µÈ ¹è¿°ú ¾ÐÃàµÇÁö ¾ÊÀº ¹è¿
6.4 ¹è¿ ºñÆ® ¼±Åà ¹× ºÎºÐ ¼±Åà ÁÖ¼Ò ÁöÁ¤
6.5 µ¿Àû ¹è¿, ¿¬»ó ¹è¿, ¹× Å¥
6.6 ±¸Á¶Ã¼¿Í °ø¿ëü
6.7 Ŭ·¡½º(Class)
6.8 ¹®ÀÚ¿(String)°ú ¿°Å(Enumeration) ÀÚ·áÇü
6.9 ÇÁ·Î¼¼½º °£ Åë½Å
6.10 ÀÎÅÍÆäÀ̽º(Interface)
6.11 fork~join ¹®
6.12 program
6.13 Ç¥¸í(Assertion), °¡Á¤(Assume), ¹× Ä¿¹ö(Cover)
6.14 ¹«ÀÛÀ§È(Randomization)
CHAPTER 7. °ÔÀÌÆ® ¼öÁØ(Gate-level) ¸ðµ¨¸µ
7.1 °ÔÀÌÆ® ±âº» ¿ä¼Ò(Primitive)
7.2 Àü¼Û °ÔÀÌÆ®(Transmission Gate) ±âº» ¿ä¼Ò(Primitive)
7.3 ½ºÀ§Ä¡(Switch) ±âº» ¿ä¼Ò(Primitive)
7.4 ½ÅÈ£ ¼¼±â(Strength) ¼öÁØ
7.5 °ÔÀÌÆ®¿Í ½ºÀ§Ä¡ Áö¿¬
7.6 °ÔÀÌÆ® ¼öÁØ ¸ðµ¨¸µ ¿¹
CHAPTER 8. »ç¿ëÀÚ Á¤ÀÇ ±âº» °ÔÀÌÆ®(User-Defined Primitive : UDP)
8.1 UDP¶õ ¹«¾ùÀΰ¡?
8.2 UDP Æ÷Æ®ÀÇ ±ÔÄ¢
8.3 UDP¿¡¼ »ç¿ëÇϴ Ư¼ö ±âÈ£
8.4 UDP ¸öü(Body)
8.5 ¼öÁØ ¹ÝÀÀ ¼øÂ÷ ³í¸® UDP
8.6 ¸ð¼¸® ¹ÝÀÀ(Edge-Sensitive) ¼øÂ÷ ³í¸® UDP
CHAPTER 9. Verilog µ¿ÀÛÀû(Behavioral) ¸ðµ¨¸µ
9.1 Verilog HDLÀÇ Ãß»óÈ(Abstraction) ¼öÁØ
9.2 ÀýÂ÷Àû(Procedural) ºí·Ï
9.3 ¼øÂ÷Àû(Sequential) ºí·Ï°ú º´·ÄÀû(Parallel) ºí·Ï
9.4 ¹æÇØ(Blocking) ÇÒ´ç°ú ºñ¹æÇØ(Non-blocking) ÇÒ´ç(assignment)
9.5 if-else Á¶°Ç¹®
9.6 case ¹®
9.7 ¼øȯ(Looping) ¹®
9.8 ¿¬¼ÓÀû ÇÒ´ç¹®(Continuous Assignment)
9.9 ÀýÂ÷Àû ºí·ÏÀ» »ç¿ëÇÏ¿© ¼øÂ÷ ³í¸® ±¸ÇöÇϱâ
9.10 ÀýÂ÷Àû ºí·ÏÀ» »ç¿ëÇÏ¿© Á¶ÇÕ ³í¸® ±¸ÇöÇϱâ
CHAPTER 10. ÀýÂ÷Àû ºí·Ï¿¡¼ÀÇ Å¸ÀÌ¹Ö Á¦¾î
10.1 Áö¿¬ Á¦¾î
10.2 ¸ð¼¸® ¹ÝÀÀ(Edge-Sensitive) »ç°Ç(Event) Á¦¾î
10.3 ³»ºÎ ÇÒ´ç(Intra Assignment) ŸÀÌ¹Ö Á¦¾î
10.4 0(Zero) Áö¿¬ Á¦¾î
10.5 wait ¹®
10.6 »ç°Ç(Event) ±â¹Ý ŸÀÌ¹Ö Á¦¾î
10.7 °æ·Î Áö¿¬ ¸ðµ¨¸µ
CHAPTER 11. ŽºÅ©¿Í ÇÔ¼ö
11.1 ŽºÅ©(Task)
11.2 ÇÔ¼ö
CHAPTER 12. ½Ã½ºÅÛ Å½ºÅ©¿Í ÇÔ¼ö
CHAPTER 13. ÄÄÆÄÀÏ·¯ Áö½Ã¾î(Directive)
13.1 `include Áö½Ã¾î
13.2 `define Áö½Ã¾î
13.3 `undef Áö½Ã¾î
13.4 `ifdef Áö½Ã¾î
13.5 `timescale Áö½Ã¾î
13.6 `resetall Áö½Ã¾î
13.7 `defaultnettype Áö½Ã¾î
CHAPTER 14. FSM(Finite State Machine) ¸ðµ¨¸µÇϱâ
14.1 FSM ¸ðµ¨¸µ ±¸¼º¿ä¼Ò
CHAPTER 15. °è¼ö±â ¸ðµ¨¸µ ¿¹
CHAPTER 16. RTL(Register Transfer Level) ¸ðµ¨¸µ
CHAPTER 17. SystemVerilog·Î Å×½ºÆ®º¥Ä¡ ¸¸µé±â
CHAPTER 18. UVM(Universal Verification Methodology) Å×½ºÆ® º¥Ä¡ ¸¸µé±â
ã¾Æº¸±â
-
-
[¸Ó¸®¸»]
SystemVerrilog HDLÀº ÀϹÝÀûÀÎ ÇÁ·Î±×·¡¹Ö ¾ð¾î¿Í À¯»çÇϳª Çϵå¿þ¾î¸¦ ±â¼úÇϴµ¥ »ç¿ëÇÏ´Â ¾ð¾îÀ̹ǷΠ»óÀÌÇÑ ºÎºÐµµ ¸¹ÀÌ Á¸ÀçÇÑ´Ù. ±×·¡¼ µ¶Àڵ鿡°Ô SystemVerilog ¾ð¾î¿¡ ´ëÇÑ ÀϹÝÀûÀÎ ÇÁ·Î±×·¡¹Ö ¾ð¾î¿ÍÀÇ ÀÌ·¯ÇÑ À¯»ç¼º°ú »óÀ̼ºÀ» ¾î¶»°Ô ½±°Ô ÆľÇÇس»µµ·Ï 2016³â¿¡ Ãâ°£µÈ ¡±½±°Ô ¹è¿ì´Â HDL Programming¡°À» ±â¹ÝÀ¸·Î ÀÌ Ã¥À» º¸¿Ï ¼öÁ¤ÇÏ¿´´Ù.
³»°¡ óÀ½ Verilog HDL ¾ð¾î¸¦ ¹è¿ï ¶§ ÀÔ¹®¿ëÀ¸·Î º¸¾Ò´ø Deepak Kumar TalaÀÇ Verillog Tutorial°ú SystemVerilog Tutorial·ÎºÎÅÍ ¿µ°¨À» ¹Þ¾Ò´Ù. ¿¹Á¦ Áß½ÉÀ¸·Î ¼³¸íÀÌ µÇ¾î ÀÖ´Ù º¸´Ï µý Ã¥µéº¸´Ùµµ ÀÌÇØÇϱⰡ ´õ ½¬¿ü´ø °Í °°´Ù. À̹ø¿¡ »õ·Î¿î ±³À縦 °³¹ßÇÏ¸é¼ SystemVerilog HDLÀ» ½±°Ô ±³À°ÇÒ ¹æ¹ýÀ» ±Ã¸®ÇÏ´Ù ¿¹Á¦ Áß½ÉÀÇ Ã¥À» ¹ß°£ÇÏ¸é ¾î¶³±î »ý°¢ÇÏ°Ô µÇ¾ú´Ù. ¸¹Àº ¿¹Á¦°¡ ¼ö·ÏµÇ¾îÀֱ⠶§¹®¿¡ µ¶ÀÚ´Â ¿¹Á¦¸¦ »ìÆ캸¸é¼ ÀÚ¿¬½º·´°Ô SystemVerilog ¾ð¾î¸¦ Å͵æÇÒ ¼ö ÀÖµµ·Ï µ½°í ÀÖ´Ù.
¾ÆÁ÷ »ê¾÷°è¿¡¼´Â ¼³°è¸¦ À§ÇÑ Verilog HDLÀÌ ¾ÆÁ÷ ³Î¸® Åë¿ëµÇ°í ÀÖ´ÂÁö¶ó SystemVerilog HDL¿¡¼ ¹Ù·Î ½ÃÀÛÇÏÁö ¾Ê°í Verilog HDLÀÎ Verilog-95 Ç¥ÁØ°ú Verlog-2001 Ç¥ÁØ°ú ÇÔ²² °ËÁõ ±â´ÉÀ» È®Àå½ÃŲ SystemVerilog Ç¥ÁØÀ¸·Î ºÎµå·´°Ô ¿Å°Ü°¥ ¼ö ÀÖµµ·Ï °°ÀÌ ¼³¸íÇÏ¿´´Ù.
ÀÌ Ã¥¿¡¼´Â FPGA¿¡ ´ëÇؼ °£´ÜÈ÷ ¾ð±ÞÇÏ¿´´Ù. ±×¸®°í Xilinx ISE ÅøÀ» ´Ù¿î·ÎµåÇÏ°í ÀÌ°ÍÀ» »ç¿ëÇÏ´Â ¹æ¹ý¿¡ ´ëÇؼµµ °£´ÜÈ÷ ¼³¸íÇÏ¿´´Ù. ÀÌ°ÍÀÌ ¿©ÀÇÄ¡ ¾ÊÀ¸¸é ´ë½Å¾Ö À¥ ±â¹ÝÀÇ EDA Playground¿¡¼ »ç¿ëÇÒ ¼ö ÀÖµµ·Ï ¼³¸íÇÏ¿´´Ù.
¿¹Á¦¸¦ ÅëÇÏ¿© °øºÎ¸¦ ÇϹǷΠSystemVerilog ¾ð¾îÀÇ Áß¿äÇÑ Å°¿öµåµéÀÌ ¿¹Á¦µé¿¡¼ ¹Ýº¹ÀûÀ¸·Î ³ª¿À¹Ç·Î µ¶Àڵ鿡°Ô´Â À̵éÀ» ¹Ýº¹ÀûÀ¸·Î Á¢ÇÏ°Ô µÇ¾î ÀÚ¿¬½º·´°Ô ¾Ï±â°¡ µÇµµ·Ï µ½°í ÀÖ´Ù.
±×¸®°í ¸¶Áö¸· Àå¿¡ UVM ÇÁ·¹ÀÓ¿öÅ©À» ÀÌ¿ëÇÏ¿© Å×½ºÆ®º¥Ä¡¸¦ ¸¸µå´Â ¹æ¹ý¿¡ ´ëÇؼµµ ¼Ò°³ÇÏ¿´´Ù.
¾Æ¹«ÂÉ·Ï ÀÌ Ã¥ÀÌ ¸¹Àº µ¶Àڵ鿡°Ô SystemVerilog ¾ð¾î¸¦ ½±°Ô ¹è¿ï ¼ö ÀÖµµ·Ï µµ¿òÀÌ µÇ¾úÀ¸¸é ÇÏ´Â ¹Ù¶÷ÀÌ´Ù.
¸¶Áö¸·À¸·Î ÀÌ Ã¥ÀÇ ¹ß°£À» µµ¿ÍÁֽŠGSÀÎÅͺñÀü ¼Û±â¼ö »çÀå´Ô²² °¨»çµå¸®°í ÀÌ Ã¥À» ¾´´Ù°í ÁÖ¸»Á¶Â÷µµ Çб³¿¡ ³ª°¡´Â ³²ÆíÀ» ¹¬¹¬È÷ ÁöÄѺÁÁØ ¾Æ³» ¼º°¿Á°ú ¾Æµé ÇÏȸÇö¿¡°Ôµµ °¨»ç¸¦ ÀüÇÑ´Ù.
2021³â 3¿ù
ÀúÀÚ ÇÏÆǺÀ
-
-
|
ÇÏÆǺÀ [Àú]
|
|
-
Àú¼ [SystemVerilog HDL Programming]
-
-
Àüü 0°³ÀÇ ±¸¸ÅÈıⰡ ÀÖ½À´Ï´Ù.
|
ÀÎÅÍÆÄÅ©µµ¼´Â °í°´´ÔÀÇ ´Ü¼ø º¯½É¿¡ ÀÇÇÑ ±³È¯°ú ¹ÝÇ°¿¡ µå´Â ºñ¿ëÀº °í°´´ÔÀÌ ÁöºÒÄÉ µË´Ï´Ù.
´Ü, »óÇ°À̳ª ¼ºñ½º ÀÚüÀÇ ÇÏÀÚ·Î ÀÎÇÑ ±³È¯ ¹× ¹ÝÇ°Àº ¹«·á·Î ¹ÝÇ° µË´Ï´Ù. |
|
±³È¯ ¹× ¹ÝÇ°ÀÌ °¡´ÉÇÑ °æ¿ì |
»óÇ°À» °ø±Þ ¹ÞÀº ³¯·ÎºÎÅÍ 7ÀÏÀ̳» °¡´É
°ø±Þ¹ÞÀ¸½Å »óÇ°ÀÇ ³»¿ëÀÌ Ç¥½Ã, ±¤°í ³»¿ë°ú ´Ù¸£°Å³ª ´Ù¸£°Ô ÀÌÇàµÈ °æ¿ì¿¡´Â °ø±Þ¹ÞÀº ³¯·ÎºÎÅÍ 3°³¿ù À̳», ȤÀº ±×»ç½ÇÀ» ¾Ë°Ô µÈ ³¯ ¶Ç´Â ¾Ë ¼ö ÀÖ¾ú´ø ³¯·ÎºÎÅÍ 30ÀÏ À̳»
»óÇ°¿¡ ¾Æ¹«·± ÇÏÀÚ°¡ ¾ø´Â °æ¿ì ¼ÒºñÀÚÀÇ °í°´º¯½É¿¡ ÀÇÇÑ ±³È¯Àº »óÇ°ÀÇ Æ÷Àå»óÅ µîÀÌ ÀüÇô ¼Õ»óµÇÁö ¾ÊÀº °æ¿ì¿¡ ÇÑÇÏ¿© °¡´É |
|
±³È¯ ¹× ¹ÝÇ°ÀÌ ºÒ°¡´ÉÇÑ °æ¿ì |
±¸¸ÅÈ®Á¤ ÀÌÈÄ(¿ÀǸ¶ÄÏ»óÇ°¿¡ ÇÑÇÔ)
°í°´´ÔÀÇ Ã¥ÀÓ ÀÖ´Â »çÀ¯·Î »óÇ° µîÀÌ ¸ê½Ç ¶Ç´Â ÈÑ¼ÕµÈ °æ¿ì
(´Ü, »óÇ°ÀÇ ³»¿ëÀ» È®ÀÎÇϱâ À§ÇÏ¿© Æ÷Àå µîÀ» ÈѼÕÇÑ °æ¿ì´Â Á¦¿Ü)
½Ã°£ÀÌ Áö³²¿¡ µû¶ó ÀçÆǸŰ¡ °ï¶õÇÒ Á¤µµ·Î ¹°Ç°ÀÇ °¡Ä¡°¡ ¶³¾îÁø °æ¿ì
Æ÷Àå °³ºÀµÇ¾î »óÇ° °¡Ä¡°¡ ÈÑ¼ÕµÈ °æ¿ì |
|
´Ù¹è¼ÛÁöÀÇ °æ¿ì ¹ÝÇ° ȯºÒ |
´Ù¹è¼ÛÁöÀÇ °æ¿ì ´Ù¸¥ Áö¿ªÀÇ ¹ÝÇ°À» µ¿½Ã¿¡ ÁøÇàÇÒ ¼ö ¾ø½À´Ï´Ù.
1°³ Áö¿ªÀÇ ¹ÝÇ°ÀÌ ¿Ï·áµÈ ÈÄ ´Ù¸¥ Áö¿ª ¹ÝÇ°À» ÁøÇàÇÒ ¼ö ÀÖÀ¸¹Ç·Î, ÀÌÁ¡ ¾çÇØÇØ Áֽñ⠹ٶø´Ï´Ù. |
|
Áß°í»óÇ°ÀÇ ±³È¯ |
Áß°í»óÇ°Àº Á¦ÇÑµÈ Àç°í ³»¿¡¼ ÆǸŰ¡ ÀÌ·ç¾îÁö¹Ç·Î, ±³È¯Àº ºÒ°¡´ÉÇÕ´Ï´Ù. |
|
¿ÀǸ¶ÄÏ »óÇ°ÀÇ È¯ºÒ |
¿ÀǸ¶ÄÏ»óÇ°¿¡ ´ëÇÑ Ã¥ÀÓÀº ¿øÄ¢ÀûÀ¸·Î ¾÷ü¿¡°Ô ÀÖÀ¸¹Ç·Î, ±³È¯/¹ÝÇ° Á¢¼ö½Ã ¹Ýµå½Ã ÆǸÅÀÚ¿Í ÇùÀÇ ÈÄ ¹ÝÇ° Á¢¼ö¸¦ ÇϼžßÇϸç, ¹ÝÇ°Á¢¼ö ¾øÀÌ ¹Ý¼ÛÇϰųª, ¿ìÆíÀ¸·Î º¸³¾ °æ¿ì »óÇ° È®ÀÎÀÌ ¾î·Á¿ö ȯºÒÀÌ ºÒ°¡´ÉÇÒ ¼ö ÀÖÀ¸´Ï À¯ÀÇÇϽñ⠹ٶø´Ï´Ù. |
|
|
|
¹è¼Û¿¹Á¤ÀÏ ¾È³» |
ÀÎÅÍÆÄÅ© µµ¼´Â ¸ðµç »óÇ°¿¡ ´ëÇØ ¹è¼Û¿Ï·á¿¹Á¤ÀÏÀ» À¥»çÀÌÆ®¿¡ Ç¥½ÃÇÏ°í ÀÖ½À´Ï´Ù.
|
<ÀÎÅÍÆÄÅ© Á÷¹è¼Û »óÇ°> |
»óÇ°Àº ¿ù~Åä¿äÀÏ ¿ÀÀü 10½Ã ÀÌÀü ÁÖ¹®ºÐ¿¡ ´ëÇÏ¿© ´çÀÏ Ãâ°í/´çÀÏ ¹è¼Û¿Ï·á¸¦ º¸ÀåÇÏ´Â »óÇ°ÀÔ´Ï´Ù. |
»óÇ°Àº ¼¿ïÁö¿ª/ÆòÀÏ ÁÖ¹®ºÐÀº ´çÀÏ Ãâ°í/ÀÍÀÏ ¹è¼Û¿Ï·á¸¦ º¸ÀåÇϸç,
¼¿ï¿ÜÁö¿ª/ÆòÀÏ ÁÖ¹®ºÐÀÇ °æ¿ì´Â ¿ÀÈÄ 6½Ã±îÁö ÁÖ¹®ºÐ¿¡ ´ëÇÏ¿© ÀÍÀÏ ¹è¼Û¿Ï·á¸¦ º¸ÀåÇÏ´Â »óÇ°ÀÔ´Ï´Ù.
(´Ü, ¿ù¿äÀÏÀº 12½Ã±îÁö ÁÖ¹®¿¡ ÇÑÇÔ)
|
»óÇ°Àº, ÀÔ°í¿¹Á¤ÀÏ(Á¦Ç°Ãâ½ÃÀÏ)+Åùè»ç¹è¼ÛÀÏ(1ÀÏ)¿¡ ¹è¼Û¿Ï·á¸¦ º¸ÀåÇÕ´Ï´Ù. |
~
»óÇ°Àº À¯ÅëƯ¼º»ó ÀÎÅÍÆÄÅ©¿¡¼ Àç°í¸¦ º¸À¯ÇÏÁö ¾ÊÀº »óÇ°À¸·Î ÁÖ¹®ÀÏ+±âÁØÃâ°íÀÏ+Åùè»ç¹è¼ÛÀÏ(1ÀÏ)¿¡ ¹è¼Û¿Ï·á¸¦ º¸ÀåÇÕ´Ï´Ù.(Åä/°øÈÞÀÏÀº ¹è¼Û±â°£¿¡ Æ÷ÇÔµÇÁö ¾Ê½À´Ï´Ù.)
¡Ø±âÁØÃâ°íÀÏ:ÀÎÅÍÆÄÅ©°¡ »óÇ°À» ¼ö±ÞÇÏ¿© ¹°·ùâ°í¿¡¼ Æ÷Àå/Ãâ°íÇϱâ±îÁö ¼Ò¿äµÇ´Â ½Ã°£
|
|
<¾÷ü Á÷Á¢¹è¼Û/¿ÀǸ¶ÄÏ »óÇ°> |
~
»óÇ°Àº ¾÷ü°¡ ÁÖ¹®À» È®ÀÎÇÏ°í, Ãâ°íÇϱâ±îÁö °É¸®´Â ½Ã°£ÀÔ´Ï´Ù. ÁÖ¹®ÀÏ+±âÁØÃâ°íÀÏ+Åùè»ç¹è¼ÛÀÏ(2ÀÏ)¿¡ ¹è¼Û¿Ï·á¸¦ º¸ÀåÇÕ´Ï´Ù.(Åä/°øÈÞÀÏÀº ¹è¼Û±â°£¿¡ Æ÷ÇÔµÇÁö ¾Ê½À´Ï´Ù.)
¡Ø5ÀÏÀ̳» Ãâ°í°¡ ½ÃÀÛµÇÁö ¾ÊÀ»½Ã, ¿ÀǸ¶ÄÏ »óÇ°Àº ÀÚµ¿À¸·Î ÁÖ¹®ÀÌ Ãë¼ÒµÇ¸ç, °í°´´Ô²² Ç°Àýº¸»ó±ÝÀ» Áö±ÞÇØ µå¸³´Ï´Ù.
|
|
|
¹è¼Ûºñ ¾È³» |
µµ¼(Áß°íµµ¼ Æ÷ÇÔ)¸¸ ±¸¸ÅÇϽøé : ¹è¼Ûºñ 2,000¿ø (1¸¸¿øÀÌ»ó ±¸¸Å ½Ã ¹«·á¹è¼Û) À½¹Ý/DVD¸¸ ±¸¸ÅÇϽøé : ¹è¼Ûºñ 1,500¿ø (2¸¸¿øÀÌ»ó ±¸¸Å ½Ã ¹«·á¹è¼Û)
ÀâÁö/¸¸È/±âÇÁÆ®¸¸ ±¸¸ÅÇϽøé : ¹è¼Ûºñ 2,000¿ø (2¸¸¿øÀÌ»ó ±¸¸Å ½Ã ¹«·á¹è¼Û)
µµ¼¿Í À½¹Ý/DVD¸¦ ÇÔ²² ±¸¸ÅÇϽøé : ¹è¼Ûºñ 1,500¿ø 1¸¸¿øÀÌ»ó ±¸¸Å ½Ã ¹«·á¹è¼Û)
µµ¼¿Í ÀâÁö/¸¸È/±âÇÁÆ®/Áß°íÁ÷¹è¼Û»óÇ°À» ÇÔ²² ±¸¸ÅÇϽøé : 2,000¿ø (1¸¸¿øÀÌ»ó ±¸¸Å ½Ã ¹«·á¹è¼Û)
¾÷üÁ÷Á¢¹è¼Û»óÇ°À» ±¸¸Å½Ã : ¾÷üº°·Î »óÀÌÇÑ ¹è¼Ûºñ Àû¿ë
* ¼¼Æ®»óÇ°ÀÇ °æ¿ì ºÎºÐÃë¼Ò ½Ã Ãß°¡ ¹è¼Ûºñ°¡ ºÎ°úµÉ ¼ö ÀÖ½À´Ï´Ù.
* ºÏÄ«Æ®¿¡¼ ¹è¼Ûºñ¾ø¾Ö±â ¹öÆ°À» Ŭ¸¯Çϼż, µ¿ÀϾ÷ü»óÇ°À» Á¶±Ý ´õ ±¸¸ÅÇϽøé, ¹è¼Ûºñ¸¦ Àý¾àÇÏ½Ç ¼ö ÀÖ½À´Ï´Ù.
|
|
Çؿܹè¼Û ¾È³» |
ÀÎÅÍÆÄÅ©µµ¼¿¡¼´Â ±¹³»¿¡¼ ÁÖ¹®ÇϽðųª ÇØ¿Ü¿¡¼ ÁÖ¹®ÇÏ¿© ÇØ¿Ü·Î ¹è¼ÛÀ» ¿øÇÏ½Ç °æ¿ì DHL°ú Ư¾àÀ¸·Î Ã¥Á¤µÈ ¿ä±ÝÇ¥¿¡
ÀÇÇØ °³ÀÎÀÌ ÀÌ¿ëÇÏ´Â °æ¿ìº¸´Ù ¹è¼Û¿ä±ÝÀ» Å©°Ô ³·Ã߸ç DHL(www.dhl.co.kr)·Î Çؿܹè¼Û ¼ºñ½º¸¦ Á¦°øÇÕ´Ï´Ù.
Çؿܹè¼ÛÀº µµ¼/CD/DVD »óÇ°¿¡ ÇÑÇØ ¼ºñ½ºÇÏ°í ÀÖÀ¸¸ç, ´Ù¸¥ »óÇ°À» ºÏÄ«Æ®¿¡ ÇÔ²² ´ãÀ¸½Ç °æ¿ì Çؿܹè¼ÛÀÌ ºÒ°¡ÇÕ´Ï´Ù.
ÇØ¿ÜÁÖ¹®¹è¼Û ¼ºñ½º´Â ÀÎÅÍÆÄÅ© µµ¼ ȸ¿ø °¡ÀÔÀ» Çϼž߸¸ ½Åû °¡´ÉÇÕ´Ï´Ù. |
|
¾Ë¾ÆµÎ¼¼¿ä!!! |
µµ¸Å»ó ¹× Á¦ÀÛ»ç »çÁ¤¿¡ µû¶ó Ç°Àý/ÀýÆÇ µîÀÇ »çÀ¯·Î Ãë¼ÒµÉ ¼ö ÀÖ½À´Ï´Ù.
¿ÀǸ¶ÄϾ÷üÀÇ ¹è¼ÛÁö¿¬½Ã ÁÖ¹®ÀÌ ÀÚµ¿À¸·Î Ãë¼ÒµÉ ¼ö ÀÖ½À´Ï´Ù.
Ãâ°í°¡´É ½Ã°£ÀÌ ¼·Î ´Ù¸¥ »óÇ°À» ÇÔ²² ÁÖ¹®ÇÒ °æ¿ì Ãâ°í°¡´É ½Ã°£ÀÌ °¡Àå ±ä ±âÁØÀ¸·Î ¹è¼ÛµË´Ï´Ù.
À¯ÅëÀÇ Æ¯¼º»ó Ãâ°í±â°£Àº ¿¹Á¤º¸´Ù ¾Õ´ç°ÜÁö°Å³ª ´ÊÃçÁú ¼ö ÀÖ½À´Ï´Ù.
Åùè»ç ¹è¼ÛÀÏÀÎ ¼¿ï ¹× ¼öµµ±ÇÀº 1~2ÀÏ, Áö¹æÀº 2~3ÀÏ, µµ¼, »ê°£, ±ººÎ´ë´Â 3ÀÏ ÀÌ»óÀÇ ½Ã°£ÀÌ ¼Ò¿äµË´Ï´Ù. |
|
|
|
|